

Porównanie kosztów realizacji (liczby makrokomórek) układów kombinacyjnych synteżowanych za pomocą pakietu WebPack firmy Xilinx (C_X) i przy wykorzystywaniu metody M5 syntezy wielopoziomowych układów kombinacyjnych z wykorzystaniem wewnętrznych pętli sprzężenia zwrotnego PLD pakietu ZUBR (C_5) dla układów rodziny XC 9500

Name	L	N	P	C_X	C_5	C_X/C_5
Alu4	14	8	1028	24	22	1,09
Apex2	39	3	1035	29	23	1,26
Apex4	9	19	438	148	120	1,23
Bw	5	28	87	32	30	1,07
Rd84	8	4	256	16	15	1,07
Sao2	10	4	58	9	7	1,29
Seq	41	35	1459	117	109	1,07
Table5	17	15	158	66	57	1,16
mid						1,16