

Porównanie szybkości działania (maksymalnego opóźnienia w nanosekundach części kombinacyjnej) automatów skończonych syntezyowanych za pomocą pakietu WebPack firmy Xilinx (D_x) i przy wykorzystywaniu metody A8 syntezy automatów skończonych klasy AD pakietu ZUBR (D_8) dla układów rodziny XC 9500

Name	L	N	M	P	D_x	D_8	D_x/D_8
beecount	3	4	7	28	23,9	5	4,78
ex2	2	2	19	72	22	24,1	0,91
ex3	2	2	10	36	24	11,8	2,03
ex5	2	2	9	32	15,8	11,8	1,34
ex7	2	2	10	36	15,8	8,4	1,88
keyb	7	2	19	170	24,7	20	1,24
lion9	2	1	9	25	11	5	2,20
s1	8	6	20	107	20,6	26,8	0,77
s27	4	1	6	34	10,3	8,4	1,23
s510	19	7	47	77	13,1	19,6	0,67
train11	2	1	11	25	29,9	5	5,98
mid							2,09